First Hit

Previous Doc

Next Doc

Go to Doc#

Generate Collection

L2: Entry 13 of 16

File: DWPI

Print

Juneyok et of

DERWENT-ACC-NO: 2000-602249

DERWENT-WEEK: 200209

COPYRIGHT 2005 DERWENT INFORMATION LTD

TITLE: Semiconductor device, especially MOSFET, combining advantages of solid and SOI architectures has insulating cavity in channel region between source and drain regions, and

Search Selected Search ALL Clear

defining with the regions a thin silicon layer located above cavity

INVENTOR: JURCZAK, M ; SKOTNICKI, T

PRIORITY-DATA: 1999FR-0003470 (March 19, 1999)

PATI	ENT-FAMILY:						
	PUB-NO	PUB-DATE	LANGUAGE	PAGES	MAIN-IPC		
	WO 200057480 A1	September 28, 2000	F	027	H01L029/10		
	EP 1166362 A1	January 2, 2002	F	000	H01L029/10		
	FR 2791178 A1	September 22, 2000		000	H01L021/335		

INT-CL (IPC): H01 L 21/335; H01 L 21/336; H01 L 29/10; H01 L 29/772

ABSTRACTED-PUB-NO: WO 200057480A

BASIC-ABSTRACT:

NOVELTY - Insulating cavity (2) is located in a channel region (1a) between source (5) and drain (6) regions, and defines with the regions (5, 6) a 1-50 nm thick silicon layer located above the cavity (2). The insulating cavity has a length representing at least 70% of a predetermined minimum channel length.

DETAILED DESCRIPTION - The semiconductor device, particularly a MOSFET, comprises a silicon body (1) having an upper surface coated with a thin gate dielectric layer (4), and in which are formed source (5) and drain (6) regions that define between them a channel region (1a) having a minimal predetermined length, a gate (7) on the thin gate dielectric channel above the channel region (1a).

A continuous or discontinuous insulating cavity (2) is formed in the channel region (1a) between the source (5) and drain (6) regions. The cavity (2) defines with the source and drain regions a thin silicon layer of thickness 1-50 nm and located above the insulating cavity. The length of the cavity is at least 70% to the predetermined minimum length of the channel (1a).

The insulating cavity (2) can be an air-filled or a dielectric-filled cavity.

An INDEPENDENT CLAIM is given for a process for manufacture of the semiconductor device.

USE - MOSFET transistors.

ADVANTAGE - Silicon layer and buried oxide layer thicknesses can be reduced to the order of several nanometers in order to resist short channel effects.

DESCRIPTION OF DRAWING(S) - The drawing shows a cross-section of a SON (silicon-on-nothing)-

 ${\tt MOSFET}$ according to the invention.

Silicon substrate 1

Channel region la

Insulating cavity 2

Thin silicon layer 3

Thin gate dielectric layer 4

Source region 5

Drain region 6

Gate 7

Spacers 8, 9

Previous Doc Next Doc Go to Doc#

ORGANISATION MONDIALE DE LA PROPRIETE INTELLECTUELLE



DEMANDE INTERNATIONALE PUBLIEE EN VERTU DU TRAITE DE COOPERATION EN MATIERE DE BREVETS (PCI

(51) Classification internationale des brevets 7:

H01L 29/10, 21/336

(11) Numéro de publication internationale:

WO 00/57480

A1

(43) Date de publication internationale:28 septembre 2000 (28.09.00)

(21) Numéro de la demande internationale:

PCT/FR00/00641

(22) Date de dépôt international:

16 mars 2000 (16.03.00)

(81) Etats désignés: JP, KR, US, brevet européen (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL,

(30) Données relatives à la priorité:

99/03470

19 mars 1999 (19.03.99)

Publiée FR

Avec rapport de recherche internationale.


(71) Déposant (pour tous les Etats désignés sauf US): FRANCE TELECOM [FR/FR]; 6, place d'Alleray, F-75015 Paris (FR).

(72) Inventeurs; et

- (75) Inventeurs/Déposants (US seulement): JURCZAK, Malgorzata [FR/FR]; 3bis, rue Moyrand, Résidence St-Exupéry, P-38000 Grenoble (FR). SKOTNICKI, Thomas [FR/FR]; 105, rue de la Ferme, F-38920 Crolles Montfort (FR).
- (74) Mandataire: BUREAU D.A. CASALONGA-JOSSE; 8\avenue Percier, F-75008 Paris (FR).
- (54) Title: NOVEL SEMICONDUCTOR DEVICE COMBINING THE ADVANTAGES OF SOLID AND SOI ARCHITECTURES, AND METHOD FOR MAKING SAME
- (54) Titre: NOUVEAU DISPOSITIF SEMI-CONDUCTEUR COMBINANT LES AVANTAGES DES ARCHITECTURES MASSIVE ET SOI, ET PROCEDE DE FABRICATION

(57) Abstract

The invention concerns a device comprising a silicon substrate (1) having a top surface coated with a thin gate dielectric layer (4) and wherein are formed source and drain regions (5, 6) defining between them a channel region (1a), a gate (7) on the thin gate diclectric layer (4) above the channel (1a) region. The invention is characterised in that it comprises in the channel region(1a) a continuous or discontinuous insulating cavity (2) defining with the source and drain regions a thin silicon layer (3) 1 to 50 nm thick located above the insulating cavity, said insulating cavity (2) having a length representing at least 70 % of a predetermined minimum channel length. The invention is applicable to MOSFET transistors.



(57) Abrégé

Le dispositif comprend un substrat de silicium (1) ayant une surface supérieure revêtue d'une mince couche de diélectrique de grille (4) et dans lequel sont formées des régions de source et de drain (5, 6) définissant entre elles une région de canal (1a), une grille (7) sur la mince couche diffectrique de grille (4) au-dessus de la région de canal (1a), caractérisé en ce qu'il comprend dans la région de canal (1a) une cavité isolante (2) continue ou discontinue délimitant avec les régions de source et de drain une mince couche de silicium (3) de 1 à 50 nm d'épaisseur et située au-dessus de la cavité isolante, ladite cavité isolante (2) ayant une longueur représentant au moins 70 % d'une longueur minimale prédéterminée de canal. Application aux transistors MOS à effet de champ.

UNIQUEMENT A TITRE D'INFORMATION

Codes utilisés pour identifier les Etats parties au PCT, sur les pages de couverture des brochures publiant des demandes internationales en vertu du PCT.

	•						
AL	Albanie	ES	Espagne	LS	Lesotho	SI	Slovénie
AM	Arménie	n	Pintande	LT	Lituanie	SK	Slovaquie
AT	Autriche	FR	Prince	LU	Luxembourg	SN	Sénégal
AU	Australie	GA	Gaboo	LV	Lettonie	SZ	Swanland
ΑŻ	Azerbaidjan	GB	Royaumo-Uni	MC	Monaco	TD	Tobad
BA	Bosnio-Herzégovine	GE	Géorgie	MD	République de Moldova	TG	Togo
BB	Barbade	GH	Chana	MG	Madagascar	TJ	Tadjikistan
BE	Belgique	GN	Guinée	MOK	Ex-République yougoslave	TM	Turkménistan
BF	Burkina Paso	GR	Grèce		de Macédoine	TR	Turquie
BG	Bulgaric	HU	Hongrie	MIL	Mali	TT	Trinité-ct-Tobago
BJ	Bénin .	Œ	Irlande	MIN	Mongolie	ÜA	Ukraine
BR	Brésil	IL	israël	MIR	Mauritanie	UG	Outanda
BY	Bélarus	IS	Islande	MW	Malawi	US	Etata-Unis d'Amérique
CA	Cenada	IT	Italic	MX	Mexique	UZ	Ouzhekisten
CP	République centrafricaine	JP	Japon	NB	Niger	VN	Viet Nam
CG	Congo	KE	Kenya	NL	Pays-Bas	YU	Yougoslavic
CH	Suisse	KG	Kirghizistan	NO	Norvège	ZW	Zimbabwe
CI	Côte d'Ivoire	KP	République populaire	NZ	Nouvelle-Zelande		
CM	Cameroun		démocratique de Corée	PL	Pologne		
CN	Chine	KR	République de Corée	PT	Portugal		
Cυ	Cuba	KZ	Kazakutan	RO	Roomanie		
CZ	République tchèque	LC	Sainto-Lucie	RU	Pédération de Russie		
DB	Allemagne	้น	Linchtenstein	SD	Soudan		
DK	Dancmark	LK	Sri Lanka	SE	Subde		
KB	Estonie	LR	Libéria	SC	Singapour		

10

15

20

25

Nouveau dispositif semi-conducteur combinant les avantages des architectures massive et SOI, et procédé de fabrication.

La présente invention concerne de manière générale les dispostifs semi-conducteurs CMOS à haute performance pour le traitement rapide de signaux et/ou des applications basse tension/basse puissance et plus particulièrement des transistors MOS à effet de champ (MOSFET). La nouvelle architecture dite "SON" (Silicon on Nothing) combine les avantages des architectures massive et silicium sur isolant (SOI).

Un des facteurs limitatifs des MOSFETs d'architecture massive classiques est l'effet de substrat qui nuit aux performances du transistor. Cet inconvénient est évité dans les MOSFETs d'architecture silicium sur isolant (SOI) en séparant le mince film de silicium du substrat par une couche enterrée d'oxyde de silicium.

L'élimination de l'effet de substrat dans les MOSFETs d'architecture SOI à film mince totalement appauvri résulte en un accroissement du courant de drain.

Cependant, les MOSFETs d'architecture SOI ultramince souffrent d'une résistance source/drain (S/D) élevée du fait de jonctions peu profondes limitées par l'épaisseur de la couche de silicium et d'une mauvaise conductivité thermique. En outre, le coût de fabrication des substrats d'architecture SOI est élevé, ce qui a limité leur introduction sur le marché.

Il serait également avantageux de réduire l'épaisseur du film de silicium ainsi que celle de l'oxyde enterré jusqu'à des épaisseurs de l'ordre de quelques nanomètres afin de mieux résister aux effets canaux courts.

La présente invention a donc pour objet un dispositif semi-

10

15

20

25

30

35

conducteur tel qu'un transistor MOS à effet de champ qui remédie aux inconvénients des architectures de l'art antérieur et en particulier qui combine les avantages des architectures massive et SOI, et permet des épaisseurs du film de silicium ainsi que celles de l'oxyde enterré extrêmement minces, de l'ordre de quelques nanomètres, inaccessibles par des techniques antérieures.

En particulier, la présente invention a pour objet un dispositif semi-conducteur tel qu'un MOSFET, dans lequel l'effet de substrat est supprimé sans accroissement des résistances séries des régions de source et de drain, qui présente une meilleure dissipation de la chaleur que les substrats d'architecture SOI et dont le coût de fabrication est inférieur à celui des substrats d'architecture SOI.

La présente invention a également pour objet un procédé de fabrication d'un tel dispositif semi-conducteur.

Les buts ci-dessus sont atteints selon l'invention grâce à la réalisation d'un dispositif semi-conducteur tel qu'un MOSFET (appelé ciaprès MOSFET-SON ou SON-MOSFET) dans lequel la couche diélectrique enterrée est limitée à la zone sous-jacente à la région de grille du dispositif.

Plus précisément, selon l'invention, on réalise un dispositif semi-conducteur comprenant un substrat de silicium ayant une surface supérieure revêtue d'une mince couche de diélectrique de grille et dans lequel sont formées des régions de source et de drain définissant entre elles une région de canal de longueur minimale prédéterminée, une grille sur la surface supérieure du corps au-dessus de la région de canal, caractérisé par le fait qu'il comprend dans la région de canal entre les régions de source et de drain une cavité isolante continue ou discontinue délimitant avec les régions de source et de drain une mince couche de silicium de 1 à 50 nm d'épaisseur et située au-dessus de la cavité isolante, cette cavité isolante ayant une longueur représentant au moins 70% de la longueur minimale prédéterminée de la région de canal.

Dans la présente invention, on entend par longueur minimale prédéterminée de la région de canal, la longueur de canal la plus courte utilisable dans un dispositif de technologie donnée.

Dans une réalisation de l'invention, la cavité isolante est

10

15

20

25

30

35

continue et a une longueur égale à la longueur minimale prédéterminée de la région de canal.

Dans une autre réalisation de l'invention, la cavité isolante est discontinue et comprend deux éléments de cavité adjacents respectivement aux régions de source et de drain, la somme des longueurs des éléments de cavité représentant au moins 70% de la longueur minimale prédéterminée de la région de canal.

En générale, la cavité isolante a une épaisseur de 1 à 50 nm, par exemple de l'ordre de 10 nm.

Lorsque les régions de source et de drain comportent des extensions adjacentes à la mince couche de diélectrique de grille (par exemple SiO₂, Ta₂O₅, Si₃N₄, Al₂O₃, etc.), la cavité isolante est de préférence située en dessous de ces extensions et de préférence encore adjacente à ces extensions.

La cavité isolante peut être constituée de tout matériau diélectrique solide ou gazeux approprié mais est de préférence une cavité remplie d'air.

Dans un mode de mise en oeuvre de l'invention, le procédé de fabrication du dispositif semi-conducteur selon l'invention comprend :

- la formation sur une surface supérieure d'un substrat de silicium d'une couche d'un matériau sélectivement éliminable qui de préférence assure une continuité de maille avec le substrat de silicium;
- la formation sur la couche de matériau sélectivement éliminable d'une mince couche de silicium ayant une épaisseur de 1 à 50 nm et assurant également de préférence une continuité de maille avec le matériau sélectivement éliminable et par suite avec le substrat de silicium:
- la formation sur la mince couche de silicium d'une mince couche de diélectrique de grille;
- la formation sur la mince couche de diélectrique de grille d'une grille;
- la gravure, le long de deux côtés opposés de la grille, de la mince couche de diélectrique de grille, de la mince couche de silicium, de la couche de matériau sélectivement éliminable et d'une partie supérieure du substrat pour former des évidements;

- la gravure latérale sélective, partielle ou totale, de la couche de matériau sélectivement éliminable pour former une cavité continue ou des cavités discontinues, remplies d'air, dont la longueur totale représente au moins 70% d'une longueur minimale prédéterminée de la région de canal;

5

- facultativement, le remplissage de la cavité ou des cavités avec un matériau diélectrique solide; et

- le remplissage des évidements avec du silicium et leur dopage pour former les régions de source et de drain.

En d'autres termes, l'étape d'élimination du reste de la couche de matériau sélectivement éliminable consiste à enlever ce matériau sur une longueur représentant au moins 70% de la longueur totale de la couche restante pour obtenir, après formation des régions de source et de drain, une cavité isolante close d'une longueur d'au moins 70% de la longueur minimale prédéterminée de la région de canal.

15

10

De préférence, le procédé de l'invention comprend avant l'étape de gravure des évidements, une étape de dopage pour former des extensions des régions de source et de drain, suivie par une formation d'espaceurs.

20

On peut également, si on le souhaite, avant la formation des régions de source et de drain, former un deuxième jeu d'espaceurs à l'intérieur des évidements et de chaque côté de la cavité formée par élimination du matériau sélectivement éliminable pour empêcher une pénétration dans la cavité du silicium lors de l'étape ultérieure de remplissage des évidements avec du silicium pour former les régions de source et de drain.

25

Enfin, le remplissage des évidements avec du silicium et leur dopage peuvent s'effectuer simultanément.

Dans une réalisation recommandée de l'invention, le matériau sélectivement éliminable est choisi parmi les alliages $Si_{1-x}Ge_x$ où $0 < x \le 1$ et les alliages $Si_{1-x-y}Ge_xCy$ où $0 < x \le 0.95$ et $0 < y \le 0.05$.

30

La suite de la description se réfère aux figures annexées qui représentent respectivement :

Figure 1 - une vue en coupe schématique d'une réalisation d'un SON-MOSFET selon l'invention:

35

Figure 2 - une vue en coupe schématique d'une autre réalisation

10

15

20

25

30

35

5

d'un SON-MOSFET selon l'invention;

Figure 3 - un graphe du courant de sortie I_{ON} à polarisation grille et drain maximale normalisée à I_{OFF} (courant de sortie à polarisation de grille nulle et polarisation de drain maximale = $100 \, pA/\mu m$) en fonction de l'épaisseur de la mince couche de silicium sous la grille, et avec une épaisseur de la cavité isolante de 30 nm.

Figure 4 - un graphe de la pente sous-le-seuil en fonction de l'épaisseur de la mince couche de silicium sous la grille, avec une épaisseur de la cavité isolante de 30 nm; et

Figures 5a à 5g - des vues schématiques en coupe des étapes principales d'un mode de mise en oeuvre du procédé de fabrication d'un SON-MOSFET selon l'invention.

Bien que la description sera faite pour un transistor MOS à effet de champ selon l'invention (SON-MOSFET), elle peut s'appliquer à tout autre dispositif semi-conducteur approprié.

Sur la figure 1, on a représenté un SON-MOSFET selon l'invention qui comprend, comme cela est classique, un substrat en silicium 1 ayant une surface supérieure et des régions de source et de drain 5, 6 définissant entre elles une région de canal 1a. Comme cela est également classique, les régions de source et de drain 5, 6 comportent des extensions 5a, 6a immédiatement sous-jacentes à la surface supérieure du substrat 1 définissant dans la région de canal 1a le canal proprement dit. La surface supérieure du corps 1 est revêtue d'une mince couche d'un diélectrique de grille 4, par exemple SiO₂, et une grille 7 en silicium polycristallin est formée au-dessus de la région de canal 1a et flanquée d'espaceurs 8, 9, par exemple en Si₃N₄. Enfin, des contacts 10 et 11 sont prévus sur les régions de source et de drain 5, 6.

La structure qui vient d'être décrite est une structure MOSFET classique.

Selon l'invention, une cavité 2 remplie d'air ou d'un matériau diélectrique solide approprié ponte les régions de source et de drain 5, 6 en dessous de la grille 7, de manière à isoler une mince couche de silicium 3 du reste du substrat de silicium 1.

Dans la réalisation représentée, la cavité isolante 2 est immédiatement sous-jacente aux extensions 5a, 6a des régions de source

10

15

25

30

35

et de drain 5, 6, l'épaisseur des extensions dans ce cas étant telle que la mince couche de silicium 3 a une épaisseur de 1 à 50 nm.

Bien évidemment, les régions de source et de drain 5, 6 pourraient ne pas comporter d'extensions. Dans ce cas, la cavité isolante 2 serait située de manière à ce que la mince couche de silicium 3 ait également une épaisseur de 1 à 50 nm.

L'épaisseur de la cavité isolante est de 1 à 50 nm, de préférence de l'ordre de 10 nm.

On a effectué une simulation d'un SON-MOSFET tel que décrit en liaison avec la figure 1 et avec les caractéristiques suivantes :

Longueur extensions L_{ex}: 35 nm

Longueur espaceur L_{sp}: 35 nm

 $I_{OFF} = 100 \text{ pA/}\mu\text{m}$

 V_{sup} (tension d'alimentation) = 1,2 V

 $L_g = 1 \mu m$ (longueur de grille)

 $X_i = 100 \text{ nm (profondeur de jonction)}$

 N_{sub} : 7 x 10¹⁷ cm⁻³ (concentration de dopant dans le substrat)

 $N_{HDD} = N_{S/D} = 10^{20} \text{ cm}^{-3}$ (concentration de dopant dans les régions

de source et de drain et les extensions)

20 t_{ox} (épaisseur couche d'oxyde de grille) : 3 nm

Cavité isolante : Longueur $L_c = L_g + 2 L_{ex}$

Epaisseur $t_c = 30 \text{ nm}$

Matériau diélectrique : air.

La figure 3 est un graphe du courant I_{ON} en fonction de l'épaisseur t_{si} de la mince couche de silicium 3.

Le graphe montre une amélioration d'environ 35% dans la commande du courant avec une épaisseur de cavité isolante d'air $t_c = 30$ nm et une mince couche de silicium sous la grille d'épaisseur $t_{si} = 20$ nm.

La figure 4 est un graphe de la pente sous-le-seuil en fonction de l'épaisseur de la mince couche de silicium 3 sous la grille. Ce graphe montre que la pente sous-le-seuil approche la valeur idéale de 60 mV/décade lorsque la couche mince de silicium est totalement appauvrie.

On a représenté figure 2, une vue en coupe schématique d'une autre réalisation d'un SON-MOSFET selon l'invention.

Comme le montre la figure 2, le SON-MOSFET ne diffère de

10

15

20

25

30

35

celui de la figure 1 que par le fait que la cavité isolante d'air est constituée de deux éléments de cavité 2a, 2b, situés dans la région de canal 1a entre les régions de source et de drain 5, 6 et respectivement adjacents à celles-ci, immédiatement en dessous des extensions 5a, 6a.

Ces éléments de cavité 2a, 2b qui peuvent être de longueurs identiques ou différentes, sont tels que la somme de leurs longueurs représente au moins 70% de la longueur minimale prédéterminée de canal, égale dans la réalisation représentée à la somme $L_{\rm g}+2$ $L_{\rm ex}$.

Comme précédemment, ces éléments de cavité définissent une mince couche de silicium 3 sous la grille 7 dont l'épaisseur varie de 1 à 50 nm.

On va maintenant décrire en liaison avec les figures 5a à 5g, un mode de mise en oeuvre du procédé de l'invention pour la fabrication d'un SON-MOSFET tel que représenté à la figure 1 et dont la cavité isolante est remplie d'air.

Comme le montre la figure 5a, on commence par déposer successivement, par épitaxie (par exemple par dépôt chimique en phase vapeur), sur un substrat de silicium 1, une couche d'un matériau sélectivement éliminable 22 d'épaisseur généralement comprise entre 1 et 50 nm et une mince couche de silicium 23, d'épaisseur de 1 à 50 nm.

Le matériau sélectivement éliminable peut être tout matériau sélectivement éliminable par rapport au silicium qui de préférence assure une continuité de maille avec le silicium du substrat au cours de l'épitaxie, tel que par exemple un alliage $\mathrm{Si}_{1-x}\mathrm{Ge}_x$ (0<x≤1). Les alliages $\mathrm{Si}_{1-x}\mathrm{Ge}_x$ sont recommandés car ils sont aisément éliminables sélectivement, soit au moyen d'une chimie oxydante bien connue (telle qu'une solution 40 ml HNO₃ 70% + 20 ml H₂O₂ + 5 ml HF 0,5%), soit d'une attaque plasma isotrope .

De préférence, on utilisera des alliages $Si_{1-x}Ge_x$ (0<x≤1) comportant un taux élevé de Ge car la sélectivité de la gravure par rapport à Si s'accroît avec l'accroissement du taux de Ge dans l'alliage. On peut également utiliser des alliages $Si_{1-x-y}Ge_xC_y$ (0<x≤0,95 : 0<y≤0,05) qui se comportent comme les alliages $Si_{1-x}Ge_x$ quant à l'élimination sélective mais induisent moins de contraintes avec les couches de silicium.

On forme ensuite de manière classique, comme le montre la

10

15

20

25

30

35

figure 5b, une couche d'oxyde de grille 24 (SiO₂), puis sur cette couche d'oxyde de grille 24 une grille 7 en silicium. La couche 24 et la grille 7 reposent par leurs deux extrémités longitudinales (non représentées sur la coupe 5b) sur deux régions isolantes situées de part et d'autre du substrat 1. Ainsi, la grille 7 et la couche 24 permettront de soutenir la couche 23 après gravure de la couche 22 (voir ci-après figure 5d).

On forme alors, par implantation classique, des zones faiblement dopées 25a, 26a dans la couche mince de silicium 23, zones qui serviront ultérieurement à former les extensions 5a, 6a des régions de source et de drain. Bien que l'on ait représenté des zones faiblement dopées 25a, 26a limitées par la couche 22 de matériau sélectivement éliminable qui conduiront donc à des extensions 5a, 6a également limitées par cette couche, les zones faiblement dopées et par suite les extensions pourraient, bien que cela ne soit pas préféré, déborder en dessous de la couche 22.

Comme le montre la figure 5b, la surface supérieure de la grille 7 peut être protégée par une couche d'oxynitrure de silicium 12 comme cela est bien connu et ses côtés flanqués d'espaceurs 8, 9 en Si_3N_4 .

On grave alors, comme le montre la figure 5c, par exemple au moyen d'un plasma, la couche d'oxyde de grille 24, la couche mince de silicium 23, la couche de matériau sélectivement éliminable 22 et une partie supérieure du substrat 1 de silicium, de chaque côté des espaceurs 8, 9 de manière à former deux évidements latéraux 25, 26.

A ce stade, on éliminera sélectivement le matériau de la couche 22 pour former une cavité isolante d'air 2 comme le montre la figure 5d.

Comme le montre la figure 5e, bien que cela ne soit pas absolument nécessaire, on peut obturer la cavité isolante d'air 2 en formant des espaceurs 27, 28, par exemple en silicium polycristallin, sur chacune des extrémités ouvertes de la cavité 2.

On procède alors classiquement comme le montre la figure 5f au dépôt sélectif de silicium dans les évidements (par exemple par croissance épitaxiale) jusqu'au comblement des évidements, puis comme on le voit à la figure 5g, à l'implantation de dopants pour former les régions de source et de drain 5 et 6.

L'achèvement du dispositif, tel que la formation de contacts et

10

l'encapsulation éventuelle, s'effectue de manière tout à fait classique.

Comme mentionné précédemment, bien que l'implantation des extensions puisse se faire de manière à ce qu'elles débordent en dessous de la ou des cavités isolantes, le procédé de l'invention permet d'obtenir une structure qui très avantageusement comporte des extensions limitées par la ou les cavités, c'est-à-dire ne débordant pas en dessous de la ou des cavités. La ou les cavités isolantes auront en général pour effet de bloquer la diffusion des dopants et donc de limiter l'épaisseur des jonctions des extensions. On peut ainsi réaliser des jonctions des extensions extrêmement minces.

Le dispositif obtenu est un SON-MOSFET selon l'invention.

10

15

20

25

30

REVENDICATIONS

- 1. Dispositif semi-conducteur comprenant un corps de silicium (1) ayant une surface supérieure revêtue d'une mince couche de diélectrique de grille (4) et dans lequel sont formées des régions de source et de drain (5, 6) définissant entre elles une région de canal (1a) ayant une longueur minimale prédéterminée de canal, une grille (7) sur la mince couche de diélectrique de grille (4) au-dessus de la région de canal (1a), caractérisé en ce qu'il comprend dans la région de canal (1a) entre les régions de source et de drain une cavité isolante (2) continue ou discontinue délimitant avec les régions de source et de drain une mince couche de silicium (3) de 1 à 50 nm d'épaisseur et située au-dessus de la cavité isolante, ladite cavité isolante (2) ayant une longueur représentant au moins 70 % de la longueur minimale prédéterminée de canal.
- 2. Dispositif semi-conducteur selon la revendication 1, caractérisée en ce que ladite cavité isolante (2) est continue.
- 3. Dispositif semi-conducteur selon la revendication 2, caractérisé en ce que ladite cavité isolante (2) a une longueur égale à la longueur minimale prédéterminée de canal.
- 4. Dispositif semi-conducteur selon la revendication 1, caractérisé en ce que la cavité isolante est discontinue et comprend deux éléments de cavité (2a, 2b) adjacents respectivement aux régions de drain et de source (5, 6).
- 5. Dispositif semi-conducteur selon l'une quelconque des revendications 1 à 4, dans lequel les régions de source et de drain (5, 6) comportent des extensions (5a, 6a) adjacentes à la mince couche de diélectrique de grille (4), caractérisé en ce que la cavité isolante (2) est disposée en dessous des extensions.
- 6. Dispositif semi-conducteur selon la revendication 5, caractérisé en ce que la cavité isolante (2) est adjacente aux extensions (5a, 6a).
- 7. Dispositif semi-conducteur selon l'une quelconque des revendications précédentes, caractérisé en ce que la cavité isolante (2) a une épaisseur allant de 1 à 50 nm.
 - 8. Dispositif semi-conducteur selon l'une quelconque des

10

15

20

25

30

35

revendications précédentes, caractérisé en ce que la cavité isolante (2) est une cavité remplie d'air.

- 9. Dispositif semi-conducteur selon l'une quelconque des revendications principales, caractérisé en ce que la cavité isolante (2) est une cavité remplie d'un matériau diélectrique solide.
- 10. Dispositif semi-conducteur selon l'une quelconque des revendications précédentes, caractérisé en ce que le dispositif est un transistor à effet de champ.
- 11. Procédé de fabrication d'un dispositif semi-conducteur, caractérisé en ce qu'il comprend :
- la formation sur une surface supérieure d'un substrat de silicium (1) d'une couche d'un matériau sélectivement éliminable (22);
- la formation sur la couche de matériau sélectivement éliminable (22) d'une mince couche de silicium (23) d'épaisseur de 1 à 50 nm:
- la formation successivement sur la mince couche de silicium (23) d'une mince couche de diélectrique de grille (24) et d'une grille (7);
- la gravure le long de deux côtés opposés de la grille (7) de la mince couche de diélectrique de grille (24), de la mince couche de silicium (23), de la couche de matériau sélectivement éliminable (22) et d'une partie supérieure du substrat de silicium (1) pour former des évidements (25, 26);
- la gravure latérale sélective, partielle ou totale, de la couche de matériau sélectivement éliminable pour former une cavité continue ou des cavités discontinues, remplies d'air, dont la longueur totale représente au moins 70% d'une longueur minimale prédéterminée de canal:
- facultativement, le remplissage de la ou des cavités avec un matériau diélectrique;
- le remplissage des évidements (25, 26) avec du silicium pour former une cavité isolante (2); et
- le dopage des évidements remplis de silicium pour former les régions de source et de drain (5, 6).
- 12. Procédé de fabrication selon la revendication 11, caractérisé en ce qu'il comprend, préalablement à l'étape de gravure des évidements (25, 26), une étape de dopage par implantation pour former des extensions

10

15

20

(5a, 6a) des régions de source et de drain suivie d'une étape de formation d'espaceurs (8, 9).

- 13. Procédé de fabrication selon la revendication 11 ou 12, caractérisé en ce que les étapes de remplissage et de dopage des évidements (25, 26) s'effectuent simultanément.
- 14. Procédé selon l'une quelconque des revendication 11 à 13, caractérisé en ce que la totalité de la couche restante de matériau sélectivement éliminable est enlevée au cours de l'étape de gravure sélective.
- 15. Procédé selon l'une quelconque des revendications 11 à 14, caractérisé en ce que le matériau sélectivement éliminable est choisi parmi $Si_{1-x}Ge_x$ (0 < x ≤ 1) et $Si_{1-x-y}Ge_xC_y$ (0 < x ≤ 0,95, 0 < y ≤ 0,05).
- 16. Procédé selon l'une quelconque des revendications 11 à 15, caractérisé en ce qu'il comprend en outre, après l'étape de gravure sélective et avant l'étape de remplissage des évidements, une étape de formation dans les évidements (25, 26) d'espaceurs (27, 28) pour former la cavité isolante (2).
- 17. Procédé selon l'une quelconque des revendications 11 à 16, caractérisé en ce que la couche de matériau sélectivement éliminable (22) est en continuité de maille avec le substrat (1).
- 18. Procédé selon l'une quelconque des revendications 11 à 17, caractérisé en ce que le dispositif semi-conducteur est un transistor MOS à effet de champ.

FIG.1




FIG.2




FIG.3





FIG.4



3/5

FIG.5a




FIG.5b





FIG.5c








FIG.5e

8 7 12 9

25 27

5a 26 6a 3





to Atomai Application No

			1017 K 00	700041
IPC 7	HO1L29/10 HO1L21/336			
According t	o International Patent Classification (IPC) or to both national classification	ication and IPC		
	SEARCHED			
Minimum d	ocumentation searched (classification system followed by classification sy	ition symbols)		
IPC 7	HOIL			
Occumenta	tion searched other than minimum documentation to the extent that	such documents am inst	reland for the first state of	
Electronic d	ata base consulted during the international search (name of data b	ase and, where practical	, search terms used	
	, e			·
C. DOCUM	ENTS CONSIDERED TO BE RELEVANT		·	
Category *	Citation of document, with indication, where appropriate, of the re	elevant passages		Relevant to claim No.
Υ	PATENT ABSTRACTS OF JAPAN vol. 018, no. 095 (E-1509),			1-3,5-7, 9,10
	16 February 1994 (1994-02-16) -& JP 05 299647 A (SANYO ELECTRI 12 November 1993 (1993-11-12) abstract	C CO LTD),		
	figures 1-8		İ	
A				E 6 11
				5,6,11, 12,18
	. ===			12,10
ļ		-/	:	
·				
			1	•
			ļ	
	•			
I				
1				
	_			
X Furth	er documents are listed in the continuation of box C.	X Patent family m	nembers are listed in	ennex.
* Special cat	egories of cited documents :			
"A" documer	nt defining the general state of the art which is not ared to be of particular relevance	"I" later document public or priority date and cited to understand	not in contact with fi	NA annifration but
"E" earlier de	ocument but published on or after the International	"X" document of particular	ar mievance: the cla	imad Imantina
"L" documer	ni which may throw doubts on priority claim(a) or	Cannot be consider	ed novel or cannot h	e considered to
citation	or other special reason (as specified)	"Y" document of particular	ar refevance; the cla	lmed invention
"O" documer other m	nt referring to an oral disclosure, use, exhibition or	document le considere	ed to involve an inve ted with one or mon	office step when the
"P" documer	nt published prior to the International filing date but an the priority date claimed	ments, such combin in the art. "&" document member of	azion being obvious	to a person skilled
Date of the a	ctual completion of the international search	Oate of mailing of th		
. 3	May 2000	11/05/20	00	
Name and m	eding address of the ISA	Authorized officer		·
	European Patent Office, P.B. 5818 Patentiaen 2 NL - 2280 HV Rijswijk			
	Tel. (+31-70) 340-2040, Tx. 31 651 epo nt, Fax: (+31-70) 340-3016	Polesel1	o, P	

1

b. attornal Application No PCT/FR 00/00641

(Cardia	MAN DOCUMENTO COMPRESENTO DE COMPRES	PCT/FR 00/00641		
atagory *	ction) DOCUMENTS CONSIDERED TO BE RELEVANT Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.		
Υ .	BOUILLON P ET AL: "SEARCH FOR THE OPTIMAL CHANNEL ARCHITECTURE FOR 0.18/0.12 MUM BULK CMOS EXPERIMENTAL STUDY" INTERNATIONAL ELECTRON DEVICES MEETING 1996. TECHNICAL DIGEST.IEDM, SAN FRANCISCO, DEC. 8 - 11, 1996, 8 December 1996 (1996-12-08), pages 559-562, XP000753808 INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS ISBN: 0-7803-3394-2 f1gure 1 paragraph 'EXPERIMENTAL!	1-3,5-7, 9,10		
١	paragraph 'HETEROSTRUCTURE!	11-15,		
	<u> </u>	17,18		
4	DE 195 43 859 A (HYUNDAI ELECTRONICS IND) 27 June 1996 (1996-06-27) figure 2 column 2, line 57 -column 3, line 39	1-3,5-7, 9,10		
A	US 5 166 765 A (LEE KWING F ET AL) 24 November 1992 (1992-11-24) figure 2 column 1, line 29 - line 46	1-3,7,9, 10		
A	US 4 571 609 A (HATANO HIROSHI) 18 February 1986 (1986-02-18) figures 5,8 column 3, line 28 - line 53	1,4,7,9,		
A	PATENT ABSTRACTS OF JAPAN vol. 013, no. 088 (E-721), 28 February 1989 (1989-02-28) -& JP 63 266879 A (NEC CORP), 2 November 1988 (1988-11-02) abstract figures 1,5,7	1-3,7, 9-11,13, 18		
A	US 5 494 837 A (SUBRAMANIAN CHITRA K ET AL) 27 February 1996 (1996-02-27) figures 3A-G,3L column 4, line 24 -column 5, line 29 column 5, line 41 - line 67 column 6, line 15 - line 34	11,13,18		
A	WO 97 23000 A (PHILIPS ELECTRONICS NV; PHILIPS NORDEN AB (SE)) 26 June 1997 (1997-06-26) figures 1,11 page 4, line 20 -page 5, line 27 -/	1-3,5-7, 10-12, 15,17,18		

PCT/FR 00/00641

	INTON) DOCUMENTS CONSIDERED TO BE RELEVANT	/FR 00/00641
Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
•	US 5 646 058 A (WONG HON-SUM PHILIP ET AL) 8 July 1997 (1997-07-08) figure 1 column 1, line 42 - line 45 column 2, line 53 -column 3, line 50	11,14
:		
.		
	·	·

Information on patent family members

No attornet Application No PCT/FR 00/00641

Ontrod document			DAR-HAD			00/00641	
	atent document d in search report	<u> </u>	Publication date		Patent family member(s)	Publication date	
JP	05299647	A	12-11-1993	NON			
DE	19543859	A	27-06-1996	CN	1131344 A	18-09-1996	
				GB	2296817 A,B	10-07-1996	
				JP	2894680 B	24-05-1999	
				JP	9036354 A	07-02-1997	
				US	5693542 A	02-12-1997	
US	5166765	Α	24-11-1992	DE	69228278 D	11-03-1999	
				DE	69228278 T	05-08-1999	
				EP	0529950 A	03-03-1993	
				JP	5198798 A	06-08-1993	
US	4571609	Α	18-02-1986	JP	57007161 A	14-01-1982	
				DE	3172418 D	31-10-1985	
				£Ρ	0042552 A	30-12-1981	
JP	63266879	Α	02-11-1988	JP	1940141 C	09-06-1995	
	·=			JP	6066465 B	24-08-1994	
US	5494837	A	27-02-1996	NONE			
WO	9723000	A	26-06-1997	EP	0809865 A	03-12-1997	
				JP	11500873 T	19-01-1999	
US	5646058	A	08-07-1997	US	5604368 A	18-02-1997	
				JP	2986373 B	06-12-1999	
				JP	8046212 A	16-02-1996	

PCT/FR 00/00643

A CLASS	CHEST AT LOD ITY OF LA DESIGNAT	·	,, 000 12
CIB 7	EMENT DE L'OBJET DE LA DEMANDE H01L29/10 H01L21/336		
Selon la cia	assification internationale des brevets (CIB) ou à la fois seion la classi	AC) at to describes anticol	
B. DOMAI	NES SUR LESQUELS LA RECHERCHE A PORTE		
Documents	ition minimate consultée (système de classification suivi des symboles	de classement)	
CIB 7	HO1L		
ł			
Comments			<u>-</u>
LOCUSTRACIO	tion consultée sutre que la documentation minimate dans la mesure o	ù ces documents relèvent des domaines s	sur lesqueis a porté la recherche
Base de do	ondes dischmeirs a consultán au cours de la rechamba informationale	4	
	nnées électronique consultée au cours de la recherche internationale	(nom de la base de données, et si réalisat	alo, termes de rocherche utilisés)
ļ			
C. DOCUM	ENTS CONSIDERES COMME PERTINENTS		
Catégorie *	Identification des documents cilés, avec, le cas échéans, l'indication	des passages pertinents	no. des revendications visées
γ	PATENT ABSTRACTS OF JAPAN		
	vol. 018, no. 095 (E-1509),		1-3,5-7,
l	16 février 1994 (1994-02-16)		9,10
	-& JP 05 299647 A (SANYO ELECTRIC	00 ITN\	ĺ
	12 novembre 1993 (1993-11-12)	CO LID),	İ
l	abrégé		
	figures 1-8		İ
A	rigures 1-0		_
^			5,6,11,
			12,18
l l		,	
	- ,	/	
		,	
[
1			
1			
. 1	•		İ
	·		
Y Voir	a suite du cadre C pour la fin de la liste des documents	Landan manta de femilles de ha	
<u> </u>		Les documents de familles de bre	vets sont indiqués en annexe
* Catégories	spéciales de documents cités:	To dear made and down on while county in state	
A docume	N Germassant Felat general de la technique, non	document ultérieur publié après la date date de priorité et n'appartenement par	
COMBIGE	Pre comme particulièrement pertinent	technique pertinent, mais cité pour coi ou la théorie constituent la base de l'ir	moreadre le nrincine
Ou apré	nt antérieur, mais publié à la date de dépôt international ") le cette date ")	(* document particulièrement pertinent #	man tion muchalizate as says
"L" documer	III DOUNZIII jeter un douge sur une revendination de	étre considérée comme nouvelle ou co inventive par rapport au document con	ATTO INDIA MARK I MAD AND AND AND AND AND AND AND AND AND A
prionte	Old CIO DOLF Cidente bor to doto do ou dello ello ello ello ello ello ello ell	" COCLIMENT DARLICUITÀREMENT DOMINANT PA	men tion muondiaudo
O, qocrime	rd se référant à une divulgation orale. À un usage à	lorsque le document est associé à un	Mart une activité inventive
rue ext	position ou tous autres moyens nt publié avant la date de dépôt international, mais	documents de même nature, cette con pour une personne du métier	ndinalson étant évidente
postérie	nt proces avant la date de depot international, mais surement à la date de priorité revendiquée "	r, qocmueut dri tait bartie qe ra meme tau pont que beseguiue on menet	, nilla da hravaja
Date à taque	lle la recherche internationale a été effectivement achevée	Date d'expédition du présent rapport d	
		a andromonia an himoniu inhhori a	a recreatore anomanome
3	mai 2000	11/05/2000	
		11/ 03/ 2000	
Nom et adres	se postale de l'administration chargée de la recherche internationale	Fonctionnaire autorisé	
	Office Européen des Brevets, P.B. 5818 Patentiaan 2 NL 2280 HV Rijswijk		İ
	Tel. (+31-70) 340-2040, Tx. 31 651 epo nt, Fax: (+31-70) 340-3016	Polesello, P	
	FOX (+31-/C) 3401-30148	rotesetto, r	Ī

PCT/FR 00/00641

C/sultal O	OCUMENTS CONSIDERES COMME PERTINENTS	PCT/FR 00/00641		
Catégorie *		inents no, des grandications visées		
Y	BOUILLON P ET AL: "SEARCH FOR THE OPTIMAL CHANNEL ARCHITECTURE FOR 0.18/0.12 MUM BULK CMOS EXPERIMENTAL STUDY" INTERNATIONAL ELECTRON DEVICES MEETING 1996. TECHNICAL DIGEST.IEDM, SAN FRANCISCO, DEC. 8 - 11, 1996, 8 décembre 1996 (1996-12-08), pages 559-562, XP000753808 INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS ISBN: 0-7803-3394-2 figure 1 alinéa 'EXPERIMENTAL!	1-3,5-7, 9,10		
.	alinéa 'HETEROSTRUCTURE!			
		11-15, 17,18		
A	DE 195 43 859 A (HYUNDAI ELECTRONICS IND) 27 juin 1996 (1996-06-27) figure 2 colonne 2, ligne 57 -colonne 3, ligne 39	1-3,5-7, 9,10		
A	US 5 166 765 A (LEE KWING F ET AL) 24 novembre 1992 (1992-11-24) figure 2 colonne 1, ligne 29 - ligne 46	1-3,7,9, 10		
A	US 4 571 609 A (HATANO HIROSHI) 18 février 1986 (1986-02-18) figures 5,8 colonne 3, ligne 28 - ligne 53	1,4,7,9,		
	PATENT ABSTRACTS OF JAPAN vol. 013, no. 088 (E-721), 28 février 1989 (1989-02-28) -& JP 63 266879 A (NEC CORP), 2 novembre 1988 (1988-11-02) abrégé figures 1,5,7	1-3,7, 9-11,13, 18		
A	US 5 494 837 A (SUBRAMANIAN CHITRA K ET AL) 27 février 1996 (1996-02-27) figures 3A-G,3L colonne 4, ligne 24 -colonne 5, ligne 29 colonne 5, ligne 41 - ligne 67 colonne 6, ligne 15 - ligne 34	11,13,18		
1	WO 97 23000 A (PHILIPS ELECTRONICS NV; PHILIPS NORDEN AB (SE)) 26 juin 1997 (1997-06-26) figures 1,11 page 4, ligne 20 -page 5, ligne 27	1-3,5-7, 10-12, 15,17,18		

o de Internationale No PCT/FR 00/00641

O lavite		PCT/FR 00/00641			
C.(sulte) D Catágorio	DOCUMENTS CONSIDERES COMME PERTINENTS				
	identification des documents cités, evec, le cas échéant, l'indicationdes passages p	ertinents	no, des revendications visées		
Α.	US 5 646 058 A (WONG HON-SUM PHILIP ET AL) 8 juillet 1997 (1997-07-08) figure 1		11,14		
	colonne 1, ligne 42 - ligne 45 colonne 2, ligne 53 -colonne 3, ligne 50				
•					
			ŀ		

Renseignements relatirs aux membres de familles de brevets

PCT/FR 00/00641

					1	00/00041
Document brevet cité au rapport de recherche		Date de publication	Membre(s) de la famille de brevet(s)		Date de publication	
JP	05299647	A	12-11-1993	AUC	UN	· ·
DE	19543859	A	27-06-1996	CN	1131344 A	18-09-1996
				GB	2296817 A,B	10-07-1996
				JP	2894680 B	24-05-1999
				JP	9036354 A	
				ÜS.	5693542 A	07-02-1997
					3033342 N	02-12-1997
US	5166765	Α	24-11-1992	DE	69228278 D	11-03-1999
			•	DE	69228278 T	05-08-1999
				EP	0529950 A	03-03-1993
			·	JP	5198798 A	06-08-1993
US	4571609	Α	18-02-1986	JP	57007161 A	14-01-1982
				DE	3172418 D	31-10-1985
				EP	0042552 A	30-12-1981
JP	63266879	Α	02-11-1988	JP	1040141	
	302000,3	^	05-11-1300		1940141 C	09-06-1995
				JP	6066465 B	24-08-1994
US	5494837	A	27-02-1996	AUCU	IN	
WO	9723000	A	26-06-1997	EP	0809865 A	02 10 1007
				JP	11500873 T	03-12-1997
			·	·	113000/3	19-01-1999
US	5646058	A	08-07-1997	US	5604368 A	18-02-1997
				JP	2986373 B	06-12-1999
				JP	8046212 A	16-02-1996